AI重构芯片设计 芯和半导体引领系统级EDA发展

3月24日，在SEMICONChina 2026相关论坛举办期间，国内系统级EDA领军企业芯和半导体召开品牌发布会，宣布启动公司成立16年来最具里程碑意义的升级，以“AI时代的系统设计领航员”定位，重构芯片到系统的智能设计。


“今年的大会上，半导体封装巨头日月光都开始从系统级角度，展示如何解决机柜供电、散热问题。”在发布会的主题演讲中，芯和半导体董事长凌峰表示，连续第三年担任异构集成（先进封装）国际会议主持人，他最大的感受是，面对AI大模型带来的算力爆炸式增长需求，传统的“单芯片先进制程”路径（DTCO）已触及物理与经济的极限，芯片设计的竞争制高点已不可逆转地从“单芯片性能最优”转向“系统级集成与优化”。

（芯和半导体董事长凌峰）
在此背景下，芯和半导体提出，以系统工艺协同设计（STCO）为核心的系统级EDA设计理念与方法论，来实现“百芯合一”超节点，破解AI算力瓶颈。

“芯和提供的不仅是软件工具，更是AI硬件研发的‘确定性’与‘安全性’”。凌峰介绍，秉持“AI时代的系统设计领航员”使命，芯和半导体正在“重构”芯片设计的底层逻辑，通过独有的多物理场耦合仿真引擎，将设计边界从单一芯片扩展至完整系统架构，从而帮助客户在虚拟世界中提前预演并消除那些可能导致致命失败的物理风险。

芯和半导体创始人、总裁代文亮表示，芯和将在“极致协同、板芯合一”目标指引下，完成业务的三重重构：

一是从IC到System（系统）的边界突破。芯和将打破服务边界，任何围绕先进封装、异构集成、高带宽存储、超高速互连、高效电源网络及AI数据中心架构的客户，都将在公司的业务范畴内。如此，公司的市场天花板不再受限于设计了多少种芯片，而是随着AI服务器、自动驾驶汽车、AI PC的系统复杂度指数级扩张。

二是从Acceleration（加速）到Reconstruction（重构）的价值跃迁。芯和不再只是让设计跑得更快，更要让设计第一次时就做对。通过STCO（系统技术协同优化）方法论，芯和将试错成本从昂贵的产线转移至虚拟空间，帮助客户显著缩短芯片上市时间，避免数百万美元的流片返工损失。

三是从Tool-Provider（工具提供者）到Ecosystem-Builder（生态系统构建者）的身份重塑。公司将围绕大算力芯片在Chiplet先进封装产业链，从Fabless设计、IP、晶圆制造到封装测试等环节深度赋能，以及与AI基础设施中存储、模组、PCB、连接器/线缆互连、液冷、供电等细分领域企业深度合作，通过STCO标准定义后摩尔时代的系统架构，进化为行业范式的制定者和生态系统的构建者。

（芯和半导体创始人、总裁代文亮）
“当前，工业软件的发展受到国家重视和扶持，中国人又特别擅长这种解方程的工作。叠加丰富场景及客户高配合度，芯和相信，国产EDA有望在AI机遇中脱颖而出，快速追赶国际先进水平。”谈及铿腾电子（Cadence）、新思科技（Synopsys）等国际EDA巨头均在纷纷加码系统级设计业务，代文亮告诉上证报记者。